Le circuit synthétisé est cc.blif du jeu de tests
ISCAS'89 [].
Le pscript définissant les différentes phases de la synthèse est stocké dans le fichier 8P. La synthèse va être effectuée sur un ensemble de 4 processeurs, en le découpant en 8 parties. Le but est d'optimiser le circuit puis de réaliser sa conversion technologique vers les FPGA xc4000 de Xilinx. La liste technologique résultante de la synthèse logique sera convertie ensuite au format XNF 5.2 pour être placée et routée sur le composant Xilinx par les outils adéquats (PPR).
######################### # Pscript file STD/8P : # ######################### # Phase 0 : Demarrage de la machine virtuelle, en assignant des # vitesses a certains processeurs pvm mach1 160 mach2 mach3 mach4 300 silent # Phase 1 : Partitionner cc.blif part 8 cc.blif cc.blif # Phase 2 : Optimiser chaque partie en parallele # 'script' est un script de la librairie SIS recommande # pour ses bons resultats en optimisation logique 8 source script cc.blif cc1.blif # Phase 3 : Re-evaluer la vitesse des machines sur site, avant une # tache de synthese difficile speed little.blif little_script # Phase 4 : Conversion technologique des parties avec le script SIS # script.xilinx_4k, qui realise le partitionnement des equations # logiques en tables logiques d'au plus 4 entrees. 8 source script.xilinx_4k cc1.blif cc2.blif # Phase 5 : Fusion des resultats dans un circuit unique merge 8 cc2.blif mapped.blif # Phase 6 : Conversion vers XNF et affichage de statistiques time 0 verbose ps mapped.blif xnf mapped.blif mapped.xnf # La machine virtuelle est stoppee automatiquement
La synthèse est lancée en exécutant la commande
% ppart -f 8P