En thèse (voir ici) :

• Lemarchand L. Conversion technologique en parallèle pour l'optimisation des délais sur FPGA a base de LUT. Technique et Science Informatique, vol 19, no 6. pp. 813-834. 2000

• Lemarchand L. Parallel Performance Directed Technology Mapping for FPGA. IEEE Southwest Symposium on Mixed-Signal Design. Tucson, USA. 1999

• Lemarchand L. Parallélisation par partitionnement pour la synthèse logique combinatoire sur FPGA à base de LUT. Thèse, université de Rennes I. Rennes. 1999

• Lemarchand L. Parallel synthesis of large combinational circuits for FPGAs. HPCN Europe'97, Vienne, Autriche, LNCS 1225, Springer-Verlag. 1997

La première :

• L. Lemarchand, A. Plantec, Bernard Pottier, S. Zanati  An object-oriented environment for specification and concurrent execution of genetic algorithms .  ACM SIGPLAN OOPS Messenger, 4:201, Dec 1992